发明名称 |
一种沟槽型VDMOS制造方法和一种沟槽型VDMOS |
摘要 |
本发明提供一种沟槽型VDMOS制造方法和一种沟槽型VDMOS,包括:在第一导电类型衬底上,形成包括低电阻区的第一导电类型外延层,所述低电阻区位于所述第一导电类型外延层内部,与所述第一导电类型衬底平行;在所述第一导电类型外延层形成栅极,所述栅极底部位于所述低电阻区底部;在所述第一导电类型外延层形成第二导电类型体区和第一导电类型源区,所述第二导电类型与第一导电类型相反,所述第二导电类型体区底部位于所述低电阻区顶部;在所述第一导电类型外延层表面形成介质层和源极金属层,在所述第一导电类型衬底背面形成漏极金属层。本发明优化了器件结构,使得通过器件的电流均匀分布,改善了因大电流局部过热容易发生的烧毁现象。 |
申请公布号 |
CN104795328A |
申请公布日期 |
2015.07.22 |
申请号 |
CN201410021566.2 |
申请日期 |
2014.01.16 |
申请人 |
北大方正集团有限公司;深圳方正微电子有限公司 |
发明人 |
马万里 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京路浩知识产权代理有限公司 11002 |
代理人 |
李迪 |
主权项 |
一种沟槽型VDMOS制造方法,其特征在于,包括:在第一导电类型衬底上,形成包括低电阻区的第一导电类型外延层,所述低电阻区位于所述第一导电类型外延层内部,与所述第一导电类型衬底平行;在所述第一导电类型外延层形成栅极,所述栅极底部位于所述低电阻区底部;在所述第一导电类型外延层形成第二导电类型体区和第一导电类型源区,所述第二导电类型与第一导电类型相反,所述第二导电类型体区底部位于所述低电阻区顶部;在所述第一导电类型外延层表面形成介质层和源极金属层,在所述第一导电类型衬底背面形成漏极金属层。 |
地址 |
100871 北京市海淀区成府路298号方正大厦 |