| 发明名称 | 静电放电保护电路 | ||
| 摘要 | 一种静电放电保护电路，用于对芯片管脚进行静电放电保护，包括：NMOS晶体管，其栅电极和源极接地，漏极连接所述芯片管脚，所述NMOS晶体管为本征NMOS晶体管，且其栅电极的掺杂类型为P型离子。本发明的ESD保护电路中所述本征NMOS晶体管内部寄生的NPN三极管较容易导通，避免了静电电压对器件造成的损坏。 | ||
| 申请公布号 | CN102148246B | 申请公布日期 | 2015.07.22 |
| 申请号 | CN201010111174.7 | 申请日期 | 2010.02.10 |
| 申请人 | 上海华虹宏力半导体制造有限公司 | 发明人 | 黎坡 |
| 分类号 | H01L29/78(2006.01)I;H01L29/40(2006.01)I;H01L29/36(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 李丽 |
| 主权项 | 一种静电放电保护电路，用于对芯片管脚进行静电放电保护，包括：NMOS晶体管，其栅电极和源极接地，漏极连接所述芯片管脚，其特征在于，所述NMOS晶体管为本征NMOS晶体管，所述本征NMOS晶体管包括：衬底，依次形成于所述衬底上的栅介质层和栅电极，以及直接形成于所述栅介质层和栅电极两侧的衬底内的源极和漏极；所述源极和漏极直接形成于所述栅介质层和栅电极两侧的衬底内指的是，本征晶体管的源极和漏极、源极/漏极之间的沟道均直接形成在衬底内，衬底内没有形成掺杂阱；所述本征NMOS晶体管的栅电极为P型掺杂。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区祖冲之路1399号 | ||