发明名称 |
纳米线网格器件的制备方法 |
摘要 |
提供了一种半导体结构,包括位于衬底表面上的多个垂直层叠并垂直隔开的半导体纳米线(例如,半导体纳米线网格),每个垂直层叠并垂直隔开的半导体纳米线的一个末段连接到源极区,每个垂直层叠并垂直隔开的半导体纳米线的另一个末段连接到漏极区。包括栅绝缘体和栅导体的栅极区毗邻所述多个垂直层叠并垂直隔开的半导体纳米线,以及源极区和漏极区与栅极区自对准。 |
申请公布号 |
CN102301480B |
申请公布日期 |
2015.07.22 |
申请号 |
CN200980155450.5 |
申请日期 |
2009.12.11 |
申请人 |
国际商业机器公司 |
发明人 |
J·张;S·比戴尔;P·张;M·吉龙;J·斯莱特 |
分类号 |
H01L29/06(2006.01)I;H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/786(2006.01)I |
主分类号 |
H01L29/06(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
高青 |
主权项 |
一种形成半导体结构的方法,包括:在包括交替的半导体材料层和牺牲材料层的图案化材料叠层上面提供多个图案化硬掩模,其中,所述图案化材料叠层的最底层是半导体衬底的顶半导体层;在多个图案化硬掩模中的每一个的中央部分之上形成至少一个虚拟栅极;毗邻所述至少一个虚拟栅极形成牺牲材料层;除去所述至少一个虚拟栅极,从而在牺牲材料层中形成至少一个沟槽,每个沟槽的中心在所述多个图案化硬掩模的中央部分之上,所述沟槽把鳍片区与源极区和漏极区区分开;利用所述多个图案化硬掩模作为蚀刻掩模,在图案化材料叠层中蚀刻出所述至少一个沟槽内的多个鳍片;在所述至少一个沟槽内除去多个图案化硬掩模和每个牺牲材料层,从而在所述至少一个沟槽内形成多个垂直层叠并垂直隔开的半导体纳米线;以及至少利用栅极区来填充所述至少一个沟槽,其中,所述的半导体结构包括位于每个垂直层叠并垂直隔开的半导体纳米线之间以及栅极区和源极区/漏极区之间的隔片。 |
地址 |
美国纽约 |