半导体记忆体装置及具有半导体记忆体装置之记忆体系统

主权项

一种半导体记忆体装置，其包含：一内部时脉信号产生器，该内部时脉信号产生器经组态以藉由对一外部时脉信号之一频率进行除法运算而产生一内部时脉信号；一预设延时判定器，该预设延时判定器经组态以判定在输出一信号时之一预设延时；及一延时反映器，该延时反映器经组态以藉由回应于一半延时选择资讯信号而选择性地将等于该内部时脉信号之半个循环的一半延时加至该预设延时以控制针对连续命令中之每一者之一对应延时。