发明名称 |
用于后段制程(BEOL)互连的自对准通孔及插塞图案化;SELF-ALIGNED VIA AND PLUG PATTERNING FOR BACK END OF LINE (BEOL) INTERCONNECTS |
摘要 |
叙述用于后段制程(BEOL)互连的自对准通孔及插塞图案化。于一例子中,用于积体电路的互连结构,包含,设置于基板之上的互连结构的第一层。第一层包含在第一方向中的交替的金属线与介电线的栅。互连结构的第二层设置于第一层之上。第二层包含在与第一方向垂直的第二方向中的交替的金属线与介电线的栅。第二层的栅的各金属线设置于凹陷的介电线上,具有对应于互连结构的第一层的交替的金属线及介电线的第一介电材料及第二介电材料的交替的不同区域。第二结构的栅的各介电线具有与第一介电材料及第二介电材料的交替的不同的区域不同的第三介电材料的连续区域。 |
申请公布号 |
TW201528429 |
申请公布日期 |
2015.07.16 |
申请号 |
TW103130257 |
申请日期 |
2014.09.02 |
申请人 |
英特尔股份有限公司 INTEL CORPORATION |
发明人 |
沃兰斯 查理斯 WALLACE, CHARLES H.;奈赫斯 保罗 NYHUS, PAUL A. |
分类号 |
H01L21/768(2006.01);H01L23/522(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
|
代理人 |
林志刚 |
主权项 |
|
地址 |
美国 US |