发明名称 |
用于可乱序执行指令的处理器的流水线排空 |
摘要 |
本发明的实施方式涉及用于可乱序执行指令的处理器的流水线排空。具体地,指令流水线的一个实施方式包括第一部分和第二部分。第一部分可操作用于提供有序的第一指令和第二指令;并且第二部分可操作用于响应于第二指令而从数据存储位置读取第一数据,可操作用于响应于第一指令而在读取第一数据之后向该数据存储位置写入第二数据,以及可操作用于响应于在读取第一数据之后写入第二数据而致使流水线的某些但非全部的排空。这种指令流水线可以通过仅排空部分流水线而非排空整个流水线来降低由流水线排空引起的处理时间损失和消耗的能量。 |
申请公布号 |
CN102541511B |
申请公布日期 |
2015.07.08 |
申请号 |
CN201010624755.0 |
申请日期 |
2010.12.30 |
申请人 |
世意法(北京)半导体研发有限责任公司 |
发明人 |
孙红霞;吴永强;王凯峰;朱鹏飞 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华 |
主权项 |
一种指令流水线,包括:第一部分,可操作用于提供有序的第一指令和第二指令;指令发布队列,可操作用于从所述第一部分接收所述有序的第一指令和第二指令;以及第二部分,可操作用于:响应于所述第二指令,从数据存储位置读取第一数据,响应于所述第一指令,在读取所述第一数据之后向所述数据存储位置写入第二数据,以及响应于在读取所述第一数据之后写入所述第二数据,通过从重排序缓冲区重新装载所述指令发布队列,致使所述流水线的一些但非全部的排空。 |
地址 |
100080 北京市海淀区北四环西路9号银谷大厦12B层12B04、12B06、12B08号 |