基于CMOS工艺的三值时钟发生器

摘要

本发明涉及三值时钟发生器的CMOS电路设计问题。三值时钟有触发边沿多的特点，用于数字电路中有利于降低系统功耗。调查发现，目前三值时钟都只是由仿真软件通过信号源模拟产生。国内外还没有简单实用的产生三值时钟的实际电路。这里发明一种编码的方法，即用石英晶体振荡器输出的二值时钟作为输入信号对输出信号三值时钟进行编码，再根据编码方案和传输电压开关理论设计三值时钟发生器，以解决其空白的问题，促进三值时钟的实用化。模拟验证了发明的三值时钟发生器功能正确。分析表明，本三值时钟发生器结构简单，性能高，且易于数字电路里实用化。其产生高品质的三值时钟用作数字系统的时钟信号可降低系统的功耗。

主权项

基于CMOS工艺的三值时钟发生器，利用一个输入的二值时钟CLK产生输出一个时钟周期内逻辑值切换序列为0‑1‑2‑1的三值时钟TCLK，其特征在于，它至少包含：①将输入的二值时钟CLK用作二值信号A，利用由下降沿触发的D触发器构成的二分频电路对A信号进行二分频，得到二分频电路输出的二值信号B及其反信号②利用二值时钟CLK和二值信号B及其反信号产生二值信号OUT0，即用普通MOS管实现开关级表达式OUT0＝A*B^0.5#0*^0.5B来获得信号OUT0，将二值信号OUT0连接至一个源极接逻辑值0的NMOS管的栅极；③使用CMOS反相器对输入的二值时钟CLK取反产生二值信号OUT1，将二值信号OUT1连接至一个源极接逻辑值1的NMOS管的栅极；④利用二值时钟CLK及其反信号和信号B的反信号来产生二值信号OUT2，即用普通MOS管实现开关级表达式来获得信号OUT2，将二值信号OUT2连接至一个源极接逻辑值2的PMOS管的栅极；⑤将所述三个栅极接信号OUT0、OUT1和OUT2的MOS管的漏极连接在一起作为三值时钟TCLK的输出端，这样就获得所述基于CMOS工艺的三值时钟发生器，在其输出端产生输出在一个时钟周期内电平逻辑值切换序列为0‑1‑2‑1的三值时钟TCLK。