发明名称 |
消除DDR3负载差异影响的传输线结构及形成方法、内存结构 |
摘要 |
一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构,所述形成方法包括确定第一类传输线和第二类传输线的本征参数;基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数;基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数;根据第一等效参数确定第一类传输线在第一负载下的目标延迟;调整第二等效参数至第三等效参数,以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配;分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线,基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。 |
申请公布号 |
CN103035279B |
申请公布日期 |
2015.07.08 |
申请号 |
CN201110302022.X |
申请日期 |
2011.09.30 |
申请人 |
无锡江南计算技术研究所 |
发明人 |
高剑刚;王彦辉;刘耀;丁亚军;王玲秋;李滔;贾福桢 |
分类号 |
G11C7/10(2006.01)I;G11C5/06(2006.01)I |
主分类号 |
G11C7/10(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
骆苏华 |
主权项 |
一种消除DDR3负载差异影响的传输线结构的形成方法,所述传输线结构包括第一类传输线和第二类传输线,分别适于在第一负载和第二负载下传输信号,所述第一负载大于所述第二负载;其特征在于,包括:确定所述第一类传输线和第二类传输线的本征参数,具体地,根据所述第一类传输线的单位电阻值、单位电感值、单位电容值以及单位电导值确定所述第一类传输线的本征参数,根据所述第二类传输线的单位电阻值、单位电感值、单位电容值以及单位电导值确定所述第二类传输线的本征参数;基于所述第一类传输线的本征参数和所述第一负载的负载容值确定所述第一类传输线的第一等效参数;基于所述第二类传输线的本征参数和所述第二负载的负载容值确定所述第二类传输线的第二等效参数;根据所述第一等效参数确定所述第一类传输线在第一负载下的目标延迟;调整所述第二等效参数至第三等效参数,以使所述第二类传输线在第二负载下的等效延迟与所述第一类传输线在第一负载下的目标延迟相匹配;分别基于所述第一等效参数和所述第三等效参数形成基本传输线和特殊传输线,所述基本传输线和特殊传输线构成所述传输线结构。 |
地址 |
214083 江苏省无锡市滨湖区军东新村030号 |