| 摘要 |
<p>본 발명은 다이나믹 스탠다드 셀 라이브러리(Dynamic Standard Cell Library) 에 관한 것이다. 본 발명에 따른 다이나믹 로직 회로는 복수의 PMOS 트랜지스터들을 포함하는 제1 영역; 및 상기 제1 영역에 인접하며, 상기 복수의 PMOS 트랜지스터들 중 적어도 하나와 전기적으로 연결되는 복수의 NMOS 트랜지스터들을 포함하는 제2 영역을 포함하되 상기 NMOS 트랜지스터의 채널 사이즈는 상기 PMOS 트랜지스터의 채널 사이즈보다 더 큰 것을 특징으로 한다. 따라서, 본 발명은 다이나믹 로직에 있어서 디자인 칩의 면적을 저감한다.</p> |
