| 发明名称 |
半导体元件、半导体元件之制造方法、及电子机器 |
| 摘要 |
本揭示系关于一种可抑制裂纹之产生与泄漏之半导体元件、半导体元件之制造方法、及电子机器。;于本技术中，金属配线下系使用CTE之值处于金属与Si之间之绝缘膜，且，于TSV侧壁部采用使用覆盖率较佳之P-SiO(1μm)作为Via(导孔)内绝缘膜之积层构造。作为CTE处于金属与Si之中间之绝缘膜，例如，对于Via内绝缘膜与紧接于其之域上绝缘膜，分别使用厚度0.1μm及2μm的SiOC。本揭示例如可应用于摄像装置所使用之固体摄像元件。 |
| 申请公布号 |
TW201526193 |
申请公布日期 |
2015.07.01 |
| 申请号 |
TW103139288 |
申请日期 |
2014.11.12 |
| 申请人 |
新力股份有限公司 SONY CORPORATION |
发明人 |
佐佐木直人 SASAKI, NAOTO |
| 分类号 |
H01L23/52(2006.01);H01L23/34(2006.01) |
主分类号 |
H01L23/52(2006.01) |
| 代理机构 |
|
代理人 |
陈长文 |
| 主权项 |
|
| 地址 |
日本 JP |
