发明名称 |
半导体器件及测试方法 |
摘要 |
本发明涉及一种半导体器件及测试方法,该半导体器件包括:半导体衬底,包括:元件区;内密封和外密封,形成在元件区上并分别具有第一开口部和第二开口部;多层互连结构,形成在衬底上并堆叠每层都包括配线层的多层层间绝缘膜;防潮膜,形成在被包含在多层互连结构中的第一层间绝缘膜和第二绝缘膜之间;第一部,从所述防潮膜的第一侧延伸并经过所述第一开口部;第二部,从所述防潮膜的第二侧延伸并经过所述第二开口部;以及配线图案,包括穿过所述防潮膜并连接所述第一部和所述第二部的通孔塞。 |
申请公布号 |
CN102881660B |
申请公布日期 |
2015.06.24 |
申请号 |
CN201210177603.X |
申请日期 |
2012.05.31 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
奥津明彦;斋藤仁;冈野义明 |
分类号 |
H01L23/00(2006.01)I;H01L23/528(2006.01)I;H01L23/58(2006.01)I;G01R31/28(2006.01)I |
主分类号 |
H01L23/00(2006.01)I |
代理机构 |
隆天知识产权代理有限公司 72003 |
代理人 |
郝新慧;张浴月 |
主权项 |
一种半导体器件,包括:半导体衬底,包括元件区;外密封,形成在所述元件区上,并包括第二开口部;内密封,形成在所述外密封内并形成在所述元件区上,并包括第一开口部;多层互连结构,形成在所述半导体衬底上,并堆叠多层层间绝缘膜,每个层间绝缘膜包括配线层;防潮膜,形成在第一绝缘膜和在所述第一绝缘膜上方形成的第二绝缘膜之间,其中所述第一绝缘膜和所述第二绝缘膜被包含在所述多层互连结构中;以及配线图案,包括第一部、第二部以及通孔塞,其中所述第一部在与所述防潮膜的下侧和上侧中的任一侧相应的第一侧延伸,并经过所述第一开口部;所述第二部在与所述防潮膜的下侧和上侧中的另一侧相应的第二侧延伸,并经过所述第二开口部;以及所述通孔塞穿过所述防潮膜并连接所述第一部和所述第二部。 |
地址 |
日本神奈川县横滨市 |