发明名称 | 共用记忆体电路内的阻抗匹配电路执行初始校正及全时更新模式校正的方法和可于初始校正及全时更新模式校正共用阻抗匹配电路的记忆体电路 | ||
摘要 | |||
申请公布号 | TWI489478 | 申请公布日期 | 2015.06.21 |
申请号 | TW101116167 | 申请日期 | 2012.05.07 |
申请人 | 钰创科技股份有限公司 | 发明人 | 夏濬;洪森富;陈文伟 |
分类号 | G11C7/10;G11C29/04 | 主分类号 | G11C7/10 |
代理机构 | 代理人 | 吴丰任 新北市永和区福和路389号6楼之3;戴俊彦 新北市永和区福和路389号6楼之3 | |
主权项 | 一种共用记忆体电路内的阻抗匹配电路执行初始校正及全时更新模式校正的方法,其中该阻抗匹配电路包含一上拉驱动器和下拉驱动器,以及该记忆体电路包含一输出电压准位侦测电路,该方法包含:供电至一记忆体电路;利用该上拉驱动器和该下拉驱动器,对该记忆体电路执行该初始校正以调整该记忆体电路的输出电压的回转率;该记忆体电路离开该初始校正;该记忆体电路进入一驱动模式;每隔一预定时间该记忆体电路退出该驱动模式;根据一更新指令,利用该阻抗匹配电路对该记忆体电路执行该更新模式校正;该输出电压准位侦测电路判断该记忆体电路的输出电压的准位;及利用该上拉驱动器和该下拉驱动器根据该输出电压准位侦测电路的判断结果、一高参考电压和一低参考电压,调整该记忆体电路的输出电压的准位,其中该高参考电压和该低参考电压不同。 | ||
地址 | 新竹市科学工业园区科技五路6号 |