| 发明名称 | 减少SOC应用中的芯体对芯体失配的方法 | ||
| 摘要 | 本发明提供了一种用于减少芯体对芯体失配的方法。该方法包括通过测量装置测量第一组SOC产品中的每个芯体的代表性图案的栅极长度。第一组SOC产品中的每一个包括两个以上彼此相同的芯体。该方法还包括根据每个芯体的栅极长度之间的差值确定调整量，并且根据调整量来分别调整用于第二组SOC产品中的每个芯体的栅极长度的临界尺寸的制造条件以用于减少由于每个芯体的周围环境而导致的芯体对芯体失配。第二组中的SOC产品中的每一个包括两个以上彼此相同并且还与第一组中的芯体相同的芯体。 | ||
| 申请公布号 | CN104716063A | 申请公布日期 | 2015.06.17 |
| 申请号 | CN201410776548.5 | 申请日期 | 2014.12.15 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 王圣棠;张家铭;林士哲;王昭瑞 |
| 分类号 | H01L21/66(2006.01)I;H01L21/67(2006.01)I | 主分类号 | H01L21/66(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;李伟 |
| 主权项 | 一种用于减少芯体对芯体失配的方法，包括：通过测量装置测量第一组系统级芯片(SOC)产品中的每个芯体的代表性图案的栅极长度，其中，所述第一组中的所述SOC产品均包括两个以上彼此相同的芯体；根据每个芯体的所述栅极长度之间的差值确定调整量；以及根据所述调整量来分别调整用于第二组SOC产品中的每个芯体的栅极长度的临界尺寸(CD)的制造条件以减少由于每个芯体的周围环境而导致的芯体对芯体失配，其中，所述第二组中的所述SOC产品均包括两个以上彼此相同并且还与所述第一组中的芯体相同的芯体。 | ||
| 地址 | 中国台湾新竹 | ||