发明名称 在半导体制造工艺中形成硬掩模的方法
摘要 公开了一种在半导体制造工艺中形成硬掩模的方法,包括:在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部;以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材料层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成预定宽度的性质改变的侧壁;去除第二材料层;去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分,以形成所述硬掩模。本发明的一个优点在于,可以在同一芯片上获得大于或等于最小线条宽度的任意宽度的硬掩模图案,从而能够满足对不同图案密度的要求。
申请公布号 CN102789968B 申请公布日期 2015.06.17
申请号 CN201110131583.8 申请日期 2011.05.20
申请人 中芯国际集成电路制造(北京)有限公司 发明人 洪中山
分类号 H01L21/027(2006.01)I;H01L21/033(2006.01)I;H01L21/3105(2006.01)I 主分类号 H01L21/027(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 马浩
主权项 一种在半导体制造工艺中形成硬掩模的方法,包括:在待蚀刻材料层上形成图案化的第一材料层和第二材料层,并使得第二材料层仅覆盖第一材料层的预定区域的顶部,其中,所述预定区域将在后续步骤中用于形成具有预定宽度的硬掩模图案,其中所述预定宽度小于光刻所能够实现的最小尺寸;以第二材料层作为掩模,改变第一材料层的暴露的顶部和侧部的性质,以在第一材料层的暴露的顶部形成性质改变的顶壁,并且在第一材料层的暴露的侧部形成所述预定宽度的性质改变的侧壁;去除第二材料层;和去除第一材料层中位于性质改变的侧壁之间的、顶部暴露且性质未改变的第一材料部分,以形成所述硬掩模。
地址 100176 北京市大兴区经济技术开发区文昌大道18号