发明名称 |
半导体装置的制造方法 |
摘要 |
本发明提供一种可以提高导电性屏蔽层的形成性且可以降低形成成本的半导体装置的制造方法。在实施方式的制造方法中,准备如下部件:多个半导体封装体20,包括作为被处理物而搭载在配线基板上的半导体芯片及密封树脂层;以及托盘21,包括多个被处理物收纳部22。在被处理物收纳部22内,形成着于底部不包含贯通部分的凹陷部30。将半导体封装体20分别配置在多个被处理物收纳部22内。对收纳在托盘21的半导体封装体20溅镀金属材料而形成导电性屏蔽层。 |
申请公布号 |
CN104716272A |
申请公布日期 |
2015.06.17 |
申请号 |
CN201410453121.1 |
申请日期 |
2014.09.05 |
申请人 |
株式会社东芝 |
发明人 |
后藤善秋;井本孝志;渡部武志;高野勇佑;赤田裕亮;唐金祐次;冈山良徳;柳田明彦 |
分类号 |
H01L51/56(2006.01)I |
主分类号 |
H01L51/56(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
张世俊 |
主权项 |
一种半导体装置的制造方法,其特征在于包括如下步骤:准备多个被处理物,所述多个被处理物包括配线基板、搭载在所述配线基板上的半导体芯片、以及以将所述半导体芯片密封的方式设置在所述配线基板上的密封树脂层;准备托盘,所述托盘包括多个被处理物收纳部、以及分别设置在所述多个被处理物收纳部内的于底部不包含贯通部分的凹陷部;以将所述配线基板的侧面的至少一部分与所述密封树脂层露出的方式,将所述被处理物分别配置在所述托盘的所述多个被处理物收纳部内;以及将收纳着所述多个被处理物的所述托盘载置在溅镀装置的平台上,且对所述多个被处理物溅镀金属材料,由此形成覆盖所述密封树脂层的上表面及侧面与所述配线基板的侧面的至少一部分的导电性屏蔽层。 |
地址 |
日本东京 |