一种增加单位测试模块的可测器件的测试键回路

摘要

本发明公开了一种增加单位测试模块的可测器件的测试键回路，包括若干单位测试模块，分别在每一个单位测试模块两端中的低电位端通过串接一个主CMOS器件连通至第一电压端V0，用于控制相应的单位测试模块的导通和关闭，同时分别在每一个单位测试模块两端中的低电位端通过另串接一个副CMOS器件连通至第二电压端VS，每一个单位测试模块的两端中的高电位端连通第三电压端F；主CMOS器件的栅极与所述副CMOS器件的栅极共连。本发明增加单位Test Block所能测试的器件数量，以消除传统的半导体前道工序电性测试的测试模块所需面积大，待测器件受限于测试PAD的数目而无法提高单位测试模块的使用效率的技术缺陷。

主权项

一种增加单位测试模块的可测器件的测试键回路，包括若干单位测试模块，其特征在于，分别在每一个所述单位测试模块两端中的低电位端通过串接一个主CMOS器件连通至第一电压端V0，用于控制相应的所述单位测试模块的导通和关闭，同时分别在每一个所述单位测试模块两端中的低电位端通过另串接一个副CMOS器件连通至第二电压端VS，每一个所述单位测试模块的两端中的高电位端连通第三电压端F；所述主CMOS器件的栅极与所述副CMOS器件的栅极共连；其中，所述主CMOS器件和所述副CMOS器件均为NMOS，对所述第一电压端V0施加接地电压，对所述第二电压端VS施加电流0A，且所述主CMOS器件的源极连通至第一电压端V0，所述副CMOS器件的源极与各个相应的所述主CMOS器件的漏极连通；在测量所述单位测试模块中任意一个时，打开待测所述单位测试模块所对应的所述主CMOS器件和所述副CMOS器件，并关闭其他所述主CMOS器件和所述副CMOS器件。