发明名称 |
晶体管及其制造方法 |
摘要 |
本发明公开了一种晶体管及其制造方法。所述晶体管包括形成在单晶硅基板的一部分上的硅锗沟道层。硅锗沟道层包括在其内部或上表面部分的Si-H键和/或Ge-H键。PMOS晶体管设置在硅锗沟道层上。氮化硅层设置在单晶硅基板、硅锗沟道层和PMOS晶体管的表面部分上,以施加拉应力。该MOS晶体管表现出良好的操作特性。 |
申请公布号 |
CN102163619B |
申请公布日期 |
2015.06.10 |
申请号 |
CN201010624531.X |
申请日期 |
2010.12.31 |
申请人 |
三星电子株式会社 |
发明人 |
郑镛国 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L27/092(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
韩明星;李娜娜 |
主权项 |
一种制造晶体管的方法,所述方法包括以下步骤:在单晶硅基板的一部分上形成硅锗沟道层;形成第一栅极结构和第二栅极结构,第一栅极结构包括在单晶硅基板上的第一栅极氧化物层图案、第一导电层图案和第一多晶硅层图案,第二栅极结构包括在硅锗沟道层上的第二栅极氧化物层图案、第二导电层图案和第二多晶硅层图案,其中,形成第一栅极结构的步骤包括在单晶硅基板上形成包括金属氧化物的第一栅极氧化物层和包括金属的第一导电层并在第一导电层的上表面上形成第一薄膜用于控制阈值电压,形成第二栅极结构的步骤包括在硅锗沟道层上形成包括金属氧化物的第二栅极氧化物层和包括金属的第二导电层并在第二导电层的上表面上形成第二薄膜用于控制阈值电压;通过将n型杂质掺杂到第一栅极结构两侧的单晶硅基板中来形成第一杂质区域;通过将p型杂质掺杂到第二栅极结构两侧的硅锗沟道层中来形成第二杂质区域;通过沉积气体在单晶硅基板、硅锗沟道层以及第一栅极结构和第二栅极结构的表面上形成氮化硅层,氮化硅层能够去除硅锗沟道层的内部和/或表面部分的悬空键,其中,沉积气体包括反应气体、气氛气体和氢气,氮化硅层能够施加拉应力。 |
地址 |
韩国京畿道水原市 |