通过形成加压的背面介电层控制器件性能

摘要

本发明公开一种通过形成加压的背面介电层控制器件性能。一种器件，包括：p型金属氧化物半导体(PMOS)器件和n型金属氧化物半导体(NMOS)器件，位于半导体衬底的前面。第一介电层被设置在半导体衬底的背面上。第一介电层将第一应力类型的第一应力施加给半导体衬底，其中，第一介电层上覆半导体衬底并与PMOS器件和NMOS器件中的第一个重叠，并且没有与PMOS器件和NMOS器件中的第二个重叠。第二介电层被设置在半导体衬底的背面上。所述第二介电层将第二应力施加给半导体衬底，其中，第二应力是与第一应力类型相反的第二应力类型。第二介电层与PMOS器件和NMOS器件中的第二个重叠。

主权项

一种集成电路结构，包括：半导体衬底；P型金属氧化物半导体PMOS器件和n型金属氧化物半导体NMOS器件，位于所述半导体衬底前表面；第一介电层，位于所述半导体衬底的背面上，其中，所述第一介电层将第一应力类型的第一应力施加给所述半导体衬底，其中，所述第一介电层上覆所述半导体衬底并且与所述PMOS器件和所述NMOS器件中的第一个重叠，并且没有与所述PMOS器件和所述NMOS器件中的第二个重叠；以及第二介电层，位于所述半导体衬底的背面，其中，所述第二介电层将第二应力施加给所述半导体衬底，其中，所述第二应力为与第一应力类型相反的第二应力类型，以及其中，第二介电层与所述PMOS器件和所述NMOS器件中的第二个重叠；其中，所述第二介电层包括在所述第一介电层上方延伸并且与所述第一介电层接触的部分。