发明名称 一种参数位宽可扩展的ECC加密硬件装置
摘要 本发明公开了一种参数位宽可扩展的ECC加密硬件装置,包括ECC加/解密控制层、点运算层和域运算层。其中ECC加/解密控制层包括域宽控制单元、ECC加/解密控制单元、存储器、数据串并转换模块和支持多位宽的四个寄存器组:即一个192bit的寄存器组、一个224bits的寄存器组、一个384bits的寄存器组和一个521bit的寄存器组;点运算层包括点加和倍点运算模块和点乘运算模块;域运算层包括有限域加法、乘法、平方和求逆的运算模块。本发明很好的解决了素数域寄存器位宽可扩展问题,适合于FPGA或者ASIC实现。
申请公布号 CN103023659B 申请公布日期 2015.06.10
申请号 CN201310006119.5 申请日期 2013.01.08
申请人 武汉大学 发明人 江先阳;周正;李彬;唐从学
分类号 H04L9/32(2006.01)I;H04L9/06(2006.01)I 主分类号 H04L9/32(2006.01)I
代理机构 武汉科皓知识产权代理事务所(特殊普通合伙) 42222 代理人 严彦
主权项 一种参数位宽可扩展的ECC加密硬件装置,其特征在于:包括ECC加/解密控制层、点运算层和域运算层;所述ECC加/解密控制层包括域宽控制单元、ECC加/解密控制单元、存储器、数据串并转换模块和多组寄存器组,域宽控制单元的控制总线和ECC加/解密控制单元相连;ECC加/解密控制单元的一路控制信号和点运算层中的点乘运算模块相连,另有一根控制总线和数据串并转换模块相连,ECC加/解密控制单元的32位数据总线和存储器相连;存储器和数据串并转换模块相连,数据串并转换模块和多组寄存器组分别相连;多组寄存器组选择其一输出,输出的寄存器组和点运算层中的点乘运算模块通过521位数据总线相连;所述点运算层包括点乘运算模块和点加和倍点运算模块,点乘运算模块的控制信号和521位数据总线分别和点加和倍点运算模块相连,点加和倍点运算模块的控制信号和521位数据总线和域运算层相连;所述域运算层包括有限域乘法运算模块、有限域加法运算模块、有限域平方运算模块和有限域求逆运算模块;ECC曲线的参数、基点P的坐标和大素数p、密钥通过32位数据总线输入到存储器中,在ECC加/解密控制单元通过控制总线输出的控制信号作用下,由数据串并转换模块将这些数据并行输送到寄存器组中;寄存器组中的位宽依据加密参数的位宽来选择,用于存放运算过程中所需的中间变量和运算所需的系统参数;点运算层中的点加和倍点运算模块通过控制信号对域运算层的有限域乘法运算模块、有限域加法运算模块、有限域平方运算模块和有限域求逆运算模块进行调用,P点和Q点不相等时完成椭圆曲线上点加运算,P点和Q点不相等时完成椭圆曲线上倍点运算,P点是椭圆曲线上的一个点,Q点是椭圆曲线上的另一个点。
地址 430072 湖北省武汉市武昌区珞珈山武汉大学