一种集成电路及其制造方法和电子装置

摘要

本发明提供一种集成电路及其制造方法和电子装置，涉及半导体技术领域。本发明提供的集成电路在复合半导体衬底的第一半导体衬底内设置有位于晶体管下方的空腔，由于该空腔可以隔离晶体管与复合半导体衬底，因此可以降低晶体管的源极、漏极和栅极以及互连线与复合半导体衬底之间的寄生耦合作用，减小因基板耦合效应产生的寄生电容，进而提高集成电路的性能。本发明的集成电路的制造方法，用于制造上述集成电路，制得的集成电路同样具有上述优点。本发明的电子装置，使用了上述集成电路，因而也具有上述优点。

主权项

一种集成电路，其特征在于，包括复合半导体衬底以及位于所述复合半导体衬底上的晶体管；所述复合半导体衬底包括第一半导体衬底、位于所述第一半导体衬底之上的绝缘层以及位于所述绝缘层之上的第二半导体衬底；所述晶体管形成于所述第二半导体衬底之上，并且，所述晶体管的底部由所述绝缘层所隔离；其中，所述第一半导体衬底内设置有位于所述晶体管下方的空腔，所述空腔的侧壁为所述第一半导体衬底，顶壁为所述绝缘层或所述第一半导体衬底，底壁为接合于所述第一半导体衬底之上的密封衬底。