| 摘要 |
Ⅲ-N 고 전압 MOS 커패시터들, 및 적어도 하나의 Ⅲ-N MOS 커패시터를 집적하여 높은 항복 전압들(BV: Breakdown Voltages)을 가능하게 하여 고 전압 및/또는 고 전력 회로들을 구현할 수 있는 SoC(System on Chip) 솔루션들. 4V 보다 큰 항복 전압들은 RFIC 및/또는 PMIC에서 커패시터들을 직렬 연결할 필요성을 회피함으로써 달성될 수 있다. 실시예들에서는, 2DEG(two Dimensional Electron Gas)가 0V 아래의 임계 전압들에서 형성되는 GaN 층을 포함하는 공핍 모드 Ⅲ-N 커패시터들이, 평면형 및 비-평면형 실리콘 CMOS 트랜지스터 기술들 등 Ⅳ족 트랜지스터 아키텍쳐들과 모놀리식으로 집적된다. 실시예들에서, 실리콘 기판들은 에칭되어 그 위에 GaN 층 및 Ⅲ-N 장벽 층이 형성되는 (111) 에피택셜 성장 표면을 제공한다. 실시예들에서, 고유전율 유전체 층이 퇴적되고, 커패시터 단자 콘택트들은 2DEG를 향하여 유전체 층 위에 형성된다. |
