基于SOPC的SDRAM测试系统及方法

摘要

本发明公开了一种基于SOPC的SDRAM测试系统及方法。测试系统包括测试芯片和被测试的SDRAM芯片，测试芯片包括PPL移相模块和逻辑控制模块，逻辑控制模块包括SDRAM通信端口和用于连接Avalon主外设的Avalon从端口，Avalon从端口包括时钟信号输入端口、地址端口、控制端口、数据端口和读写等待端口，PPL移相模块的第一时钟输出端连接至SDRAM芯片的时钟信号引脚，PPL移相模块的第二时钟输出端连接至Avalon从端口的时钟信号输入端口。测试方法包括步骤：A、初始化测试芯片和被测试的SDRAM芯片；B、检测数据线，若出现错误则打印出错误信息；C、检测地址线，若出现错误则打印出错误信息；D、检测存储单元，若出现错误则打印出错误信息。本发明可广泛应用于数据存储领域，测试精确、高效。

主权项

一种基于SOPC的SDRAM测试系统，其特征在于：包括测试芯片和被测试的SDRAM芯片，所述测试芯片包括PPL移相模块和逻辑控制模块，所述逻辑控制模块包括用于连接SDRAM芯片的SDRAM通信端口和用于连接Avalon主外设的Avalon从端口，所述Avalon从端口包括时钟信号输入端口、地址端口、控制端口、数据端口和读写等待端口，所述PPL移相模块的第一时钟输出端连接至SDRAM芯片的时钟信号引脚，所述PPL移相模块的第二时钟输出端连接至Avalon从端口的时钟信号输入端口。