具有关联于本地行解码器之交错感测放大器之半导体记忆体

主权项

一种半导体记忆体，包含有：- 彼此交叉的多条位元线与多条字线；- 一记忆体晶胞阵列，其由在该等位元线与该等字线之交越点上以列与行安排之多个记忆体晶胞所形成；- 至少一对感测放大器排组，其中一成对感测放大器排组系安排在该记忆体晶胞阵列之相对侧，而其中一成对感测放大器排组之每一个包含于该等位元线的纵向上交错之多个感测放大器，每一感测放大器根据一相交插安排连接至一对应位元线，因而位元线于该等字线之侧向上于耦接至该成对之第一排组的一感测放大器之一位元线与耦接至该成对之第二排组的一感测放大器之一位元线之间交替，该等位元线之交替安排导致该成对感测放大器排组之每一个有可用的互连空间与该等位元线平行；其特征在于每一感测放大器排组更包含用以选择该感测放大器排组之至少一感测放大器的至少一本地行解码器，该本地行解码器与该等感测放大器交错并藉由于与该等位元线平行之一可用互连空间中布设之一输出线来耦接至该感测放大器排组之至少一感测放大器。