| 主权项 |
一种半导体积体电路，其特征为：具备：互阻抗(trans-impedance)电路，具有：第1电流产生部，用于对应于输入电压而产生第1电流，及第2电流产生部，用于对应于上述输入电压而产生第2电流；第1负荷电路，具有第1负荷部用于使和上述第1电流对应之第1输出电压，由第1输出端子予以输出；及第2负荷电路，具有第2负荷部用于使和上述第2电流对应之第2输出电压，由第2输出端子予以输出；上述互阻抗电路、上述第1负荷电路与上述第2负荷电路之其中至少一方系具有阻抗调整部，其系用于使以下(1)式之参数P呈减少的方式来调整阻抗，该阻抗调整部，系连接于上述第1输出端子及/或上述第2输出端子，P=Z01＊Z04-Z02＊Z03．．．．(1)其中，Z01为由上述第1输出端子看之上述互阻抗电路之阻抗，Z02为由上述第2输出端子看之上述互阻抗电路之阻抗，Z03为上述第1负荷电路之阻抗，Z04为上述第2负荷电路之阻抗。 |
