发明名称 一种电源管理驱动芯片及该芯片的应用电路
摘要 本发明公开一种电源管理驱动芯片及该芯片的应用电路,芯片设置有电源输入脚、接地脚、峰值电压输入脚、采样电阻脚、零电流检测脚、电流感应脚以及栅极驱动脚,在芯片内部设置有V/I变换器、延时单元1、延时单元2、RS触发器、单稳态电路、前沿消隐电路、误差比较器A1、施密特触发器G1、非门G2、跟随器G3、三输入与非门G4、与非门G5、非门G6、计数器G7、逻辑控制单元G8以及输出级G9。其显著效果是:降低了电源驱动芯片的复杂程度、芯片的物理面积以及功耗、简化驱动电源模块的成本,可以通过芯片内部模块快速检测负载是否开路与短路,缩短控制电路的响应时间。
申请公布号 CN103415120B 申请公布日期 2015.05.20
申请号 CN201310377608.1 申请日期 2013.08.27
申请人 重庆邮电大学 发明人 周前能;林金朝;李红娟;庞宇;李章勇;李琪;李国权;蔡雪梅
分类号 H05B37/02(2006.01)I 主分类号 H05B37/02(2006.01)I
代理机构 重庆为信知识产权代理事务所(普通合伙) 50216 代理人 余锦曦
主权项 一种电源管理驱动芯片,设置有电源输入脚(VCC)、接地脚(GND),其特征在于:还设置有峰值电压输入脚(Vmax)、采样电阻脚(Rs)、零电流检测脚(ZCD)、电流感应脚(CS)以及栅极驱动脚(GD),在芯片内部设置有V/I变换器、延时单元1、延时单元2、RS触发器、单稳态电路、前沿消隐电路、误差比较器A1、施密特触发器G1、非门G2、跟随器G3、三输入与非门G4、与非门G5、非门G6、计数器G7、逻辑控制单元G8以及输出级G9,其中:峰值电压输入脚(Vmax)和采样电阻脚(Rs)与V/I变换器相连,通过V/I变换器将峰值电压输入脚(Vmax)输入的峰值电压信号转换为电流信号并送入延时单元1中;零电流检测脚(ZCD)经过施密特触发器G1连接在三输入与非门G4的第一输入端上;电流感应脚(CS)与误差比较器A1的反相输入端连接,误差比较器A1的正相输入端输入参考电压V<sub>ref2</sub>,误差比较器A1的输出端经过跟随器G3连接在三输入与非门G4的第二输入端上,跟随器G3的输出端还经过非门G6跟与非门G5的第一输入端连接;三输入与非门G4的第三输入端接收RS触发器的输出信号,三输入与非门G4的输出端与输出级G9的输入端连接,输出级G9的输出端连接所述栅极驱动脚(GD);三输入与非门G4的输出端还与延时单元1的使能端连接,延时单元1的输出端连接在RS触发器的R端;三输入与非门G4的输出端还经过非门G2与延时单元2的输入端连接,延时单元2的输出端连接在RS触发器的S端上;RS触发器输出端与三输入与非门G4的第三输入端相连,同时经过单稳态电路跟与非门G5的第二输入端连接;与非门G5输出的信号经计数器G7连接在逻辑控制单元G8上,逻辑控制单元G8的输出端与输出级G9的使能端连接;输出级G9的输出端还经过前沿消隐电路连接在跟随器G3的使能端上;所述逻辑控制单元G8的输入端组上还连接有迟滞比较器A2和迟滞比较器A3,其中:迟滞比较器A2的反相输入端输入参考电压V<sub>ref3</sub>,迟滞比较器A3的正相输入端输入参考电压V<sub>ref1</sub>,迟滞比较器A2的正相输入端和迟滞比较器A3的反相输入端同时连接在分压电路的输出端上,分压电路的输入端连接电源输入脚(VCC);所述参考电压V<sub>ref1</sub>、参考电压V<sub>ref2</sub>以及参考电压V<sub>ref3</sub>均由参考电压产生电路生成,该参考电压产生电路的电源输入端与电源输入脚(VCC)连接,参考电压产生电路的接地端与接地脚(GND)连接。
地址 400065 重庆市南岸区崇文路2号