| 摘要 |
<p>메모리 장치를 위한 디코딩을 제공하는 장치와, 이러한 장치를 사용하여 메모리 장치를 동작시키는 방법이다. 본 장치는 제1 입력 노드에 결합된 컨트롤 게이트를 가진 제1 트랜지스터를 포함하는데, 제1 트랜지스터가 로우 임피던스 상태로 되면, 제1 트랜지스터는 메모리 어레이의 일부를 센스 회로망에 연결한다. 또한, 본 장치는 제1 입력 노드의 신호와 제2 입력 노드를 결합하는 논리 게이트에 결합된 컨트롤 게이트를 가진 제2 트랜지스터를 더 포함하는데, 제2 트랜지스터가 로우 임피던스 상태로 되면, 제2 트랜지스터는 메모리 어레이의 일부를 프로그램 회로망에 연결한다. 제1 트랜지스터와 제2 트랜지스터는 서로 다른 타입의 트랜지스터를 포함한다.</p> |
