栅极驱动电路

摘要

一种栅极驱动电路，包含多级彼此串接的移位暂存器，其中之一移位暂存器包含拉升单元、拉升控制单元、与输出单元。拉升单元依据第一时序信号与操作信号以产生驱动信号。拉升控制单元依据第一时序信号、操作信号与驱动信号产生下一级的操作信号。输出单元接收驱动信号，并依据一第一控制信号产生一第一栅极驱动信号，以及依据一第二控制信号产生一第二栅极驱动信号。本发明的栅极驱动器电路中的每一级移位暂存器可以输出两个不同时序的驱动信号给对应的像素，亦可简化栅极驱动电路布局的复杂度。

主权项

一种栅极驱动电路，包括多级彼此串接的移位暂存器，该多级移位暂存器的一第n级移位暂存器包含：一拉升单元，用以接收一第一时序信号与一第n操作信号，当该第n操作信号位于高逻辑电位时，该拉升单元依据该第一时序信号产生一第n驱动信号，并拉升该第n操作信号，其中该拉升单元包含一第三晶体管，具有一栅极端接收该第n操作信号，一第一端接收该第一时序信号，与一第二端输出该第n驱动信号；一拉升控制单元，用以接收该第一时序信号、该第n操作信号与该第n驱动信号，当该第n操作信号于高逻辑电位时，该拉升控制单元依据该第一时序信号输出第n驱动信号给一第n+1级移位暂存器；以及一输出单元，用以接收该第n驱动信号，并依据一第一控制信号产生一第一栅极驱动信号，以及依据一第二控制信号产生一第二栅极驱动信号，其中该第一控制信号与该第二控制信号不重叠；其中该拉升控制单元包含：一第四晶体管，具有一栅极端接收该第n操作信号，一第一端接收该第一时序信号，与一第二端；以及一第五晶体管，具有一栅极端电性连接该第四晶体管的该第二端，一第一端接收该第n驱动信号，与一第二端输出该第n驱动信号；其中当该第n操作信号开启该第四晶体管时，该第四晶体管依据该第一时序信号开启该第五晶体管，该第五晶体管输出该第n驱动信号；该输出单元包含：一第一晶体管，具有一栅极端接收该第一控制信号，一第一端接收该第n驱动信号，与一第二端输出该第一栅极驱动信号；以及一第二晶体管，具有一栅极端接收该第二控制信号，一第一端接收该第n驱动信号，与一第二端输出该第二栅极驱动信号；其中当该第一控制信号开启该第一晶体管时，该第一晶体管依据该第n驱动信号产生该第一栅极驱动信号，以及当该第二控制信号开启该第二晶体管时，该第二晶体管依据该第n驱动信号产生该第二栅极驱动信号。