一种吞脉冲式时钟同步电路

摘要

本发明公布了一种吞脉冲式时钟同步电路，包括边沿触发选择电路，其输入端与主芯片产生的同步脉冲输入信号连接；步进式可变延迟电路，其输入端与从芯片产生的同步脉冲输出信号连接；所述边沿触发选择电路的输出端与步进式可变延迟电路的输出端连接到异或门的输入端，以进行异或操作；所述异或门的输出经吞脉冲电路检测后，一路进行同步时钟输出，另一路通过同步脉冲产生电路反馈到所述步进式可变延迟电路。本发明电路不需要高速复位信号产生芯片，简化了电路板的设计，降低了系统的复杂度，有利于降低系统的成本，也降低了电路板调试的难度。

主权项

一种吞脉冲式时钟同步电路，其特征在于，包括边沿触发选择电路，其输入端与主芯片产生的同步脉冲输入信号连接；步进式可变延迟电路，其输入端与从芯片产生的同步脉冲输出信号连接；所述边沿触发选择电路的输出端与步进式可变延迟电路的输出端连接到异或门的输入端，以进行异或操作；所述异或门的输出经吞脉冲电路检测后，一路进行同步时钟输出，另一路通过同步脉冲产生电路反馈到所述步进式可变延迟电路。