一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统

摘要

本实用新型公开了一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路等组成，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路。本实用新型能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。同时，本实用新型的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。

主权项

一种基于逻辑保护耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，以及与驱动芯片M相连接的驱动电路和自激混合电路组成；所述自激混合电路由与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及该自锁光激发电路相连接的自举电路组成；其中，自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P1的正极输入端相连接、另一端经电位器R5后接地的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门IC1的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；或非门IC3的输出端与同相交流信号放大电路相连接，或非门IC2的负极输入端与自举电路相连接，其特征在于，在或非门IC2的输出端与或非门IC3的负极输入端之间串接有逻辑保护射极耦合式放大电路；该逻辑保护射极耦合式放大电路主要由三极管Q2，三极管Q3，功率放大器P2，功率放大器P3，串接在功率放大器P2的负极输入端与输出端之间的电阻R10，串接在功率放大器P3的正极输入端与输出端之间的极性电容C15，串接在功率放大器P2的正极输入端与三极管Q2的集电极之间的电阻R9，串接在三极管Q2的集电极与三极管Q3的基极之间的电阻R11，与电阻R11相并联的电容C9，负极与功率放大器P2的正极输入端相连接、正极经电阻R12后与三极管Q2的发射极相连接的极性电容C8，串接在三极管Q3的基极与极性电容C8的正极之间的电阻R13，正极与三极管Q3的发射极相连接、负极顺次经稳压二极管D2和电阻R14后与功率放大器P2的输出端相连接的电容C10，P极与功率放大器P3的输出端相连接、N极经电阻R16和电阻R15后与稳压二极管D2与电阻R14的连接点相连接的二极管D3，以及P极与电容C10的负极相连接、N极与二极管D3与电阻R16的连接点相连接的稳压二极管D4组成；所述三极管Q2的基极与极性电容C8的正极相连接，其发射极与三极管Q3的发射极相连接，其集电极与功率放大器P2的负极输入端相连接；三极管Q3的集电极与功率放大器P3的负极输入端相连接，功率放大器P3的正极输入端与功率放大器P2的输出端相连接；极性电容C8的正极与或非门IC2的输出端相连接，而电阻R16与电阻R15的连接点则与或非门IC3的负极输入端相连接。