一种新型SDRAM控制器

摘要

本实用新型公开了一种新型SDRAM控制器，其特征在于：包括AHB-slave总线接口电路和与AHB-slave总线接口电路输出端相连的总线地址译码单元，总线地址译码单元输出端与控制接口模块、刷新电路、从机A和从机B相连，控制接口模块和刷新电路的输出端与命令仲裁器、命令解析模块相连，AHB-slave总线接口电路、命令仲裁器、命令解析模块均与地址数据复用总线接口连接，地址数据复用总线接口与数据通路模块连接，命令仲裁器、命令解析模块和数据通路模块均与SDRAM存储器连接。本实用新型设计严密、成本较低、性能优越、存储量大、响应速度高，有效解决了现有技术的不足。

主权项

一种新型SDRAM控制器，其特征在于：包括AHB‑slave总线接口电路(1)和与所述AHB‑slave总线接口电路(1)输出端相连的总线地址译码单元(2)，所述总线地址译码单元(2)输出端与控制接口模块(3)、刷新电路(4)、从机A(8)和从机B(9)相连，所述控制接口模块(3)和刷新电路(4)的输出端与命令仲裁器(5)、命令解析模块(6)相连，所述AHB‑slave总线接口电路(1)、命令仲裁器(5)、命令解析模块(6)均与地址数据复用总线接口(7)连接，所述地址数据复用总线接口(7)与数据通路模块(10)连接，所述命令仲裁器(5)、命令解析模块(6)和数据通路模块(10)均与SDRAM存储器(11)连接。