一种高精度数字脉宽采集的方法

摘要

一种高精度数字脉宽采集的方法，该方法提供一个FPGA芯片和一个外部时钟，该外部时钟作为系统时钟，利用芯片内部锁相环倍频至4路125MHz的内部采样时钟，这4路内部采样时钟的相位分别相差90度；在脉冲信号来临的时候，这四路采样时钟分别对脉冲信号做脉冲计数；将四个脉冲计数器的值结果相加，乘以脉冲周期2ns，则得出所采样脉冲的时钟宽度。该方法不仅不需要复杂的系统搭建方案，并且采集精度可以高达2ns。

主权项

一种高精度数字脉宽采集的方法，其特征在于：该方法提供一个FPGA芯片和一个外部时钟，该外部时钟作为系统时钟，利用芯片内部锁相环倍频至4路125MHz的内部采样时钟，这4路内部采样时钟的相位分别相差90度；在脉冲信号来临的时候，这四路采样时钟分别对脉冲信号做脉冲计数；将四个脉冲计数器的值结果相加，乘以脉冲周期2ns，则得出所采样脉冲的时钟宽度。