发明名称 |
一种用于分布式综合接入系统的新型FPGA模块 |
摘要 |
本发明提供一种用于分布式综合接入系统的新型FPGA模块,所述FPGA模块包括:转换检测模块101、调度模块102和存储转发模块103;其中,转换检测模块101包括:格式转换子模块101a、格式逆转换子模块101b、长短包检测子模块101c、错包检测与删除子模块101d、MAC地址冲突检测子模块101e、整包转发及接收子模块101f;存储转发模块103包括整帧存储转发子模块103a、解帧子模块103b和组帧子模块103c。本发明有益的效果:所述FPGA模块实现了在iDAS系统中级联多个RU设备情况下,软件快速升级;同时具有较大容量、低延时以及无误差的特性,提高了设备访问的迅捷与安全性。 |
申请公布号 |
CN104581782A |
申请公布日期 |
2015.04.29 |
申请号 |
CN201410840911.5 |
申请日期 |
2014.12.29 |
申请人 |
三维通信股份有限公司 |
发明人 |
朱哲科;金淮东;尹文丰 |
分类号 |
H04W24/02(2009.01)I |
主分类号 |
H04W24/02(2009.01)I |
代理机构 |
杭州九洲专利事务所有限公司 33101 |
代理人 |
陈继亮 |
主权项 |
一种用于分布式综合接入系统的新型FPGA模块,其特征在于:所述FPGA模块包括:转换检测模块(101)、调度模块(102)和存储转发模块(103),所述转换检测模块(101)包括:格式转换子模块(101a)、格式逆转换子模块(101b)、长短包检测子模块(101c)、错包检测与删除子模块(101d)、MAC地址冲突检测子模块(101e)、整包转发及接收子模块(101f);所述调度模块(102)采用轮询的算法,使iDAS系统实现通信信息的上报以及下发;所述存储转发模块(103)包括整帧存储转发子模块(103a)、解帧子模块(103b)和组帧子模块(103c),其中整帧存储转发子模块(103a)用于将整帧以太网数据发送给调度模块(102);解帧子模块(103b)用于将以太网数据从CPRI协议帧中的控制字位置解析出来;组帧子模块(103c)将以太网数据根据CPRI协议插入到控制字位置。 |
地址 |
310053 浙江省杭州市滨江区火炬大道581号三维大厦(高新区) |