发明名称 多芯片堆叠封装结构及其制造方法
摘要 本发明提供一种多芯片堆叠封装结构及其制造方法,该多芯片堆叠封装结构包括芯片堆叠结构以及可挠性基板。芯片堆叠结构包括第一芯片与第二芯片。第一芯片具有第一主动表面以及多个配置于第一主动表面上的第一接垫。第二芯片具有第二主动表面以及多个配置于第二主动表面上的第二接垫,其中第二芯片叠置于第一芯片的第一主动表面上并暴露出第一接垫。可挠性基板包括至少一绝缘层、多个第一引脚以及多个第二引脚。第一引脚与第二引脚分别设置于绝缘层的第一表面上与第二表面上。第一引脚与第二引脚延伸至绝缘层的元件孔中,而分别与第一接垫以及第二接垫电性连接。
申请公布号 CN104517924A 申请公布日期 2015.04.15
申请号 CN201310740186.X 申请日期 2013.12.30
申请人 南茂科技股份有限公司 发明人 黄祺家
分类号 H01L23/49(2006.01)I;H01L23/498(2006.01)I;H01L25/00(2006.01)I;H01L21/603(2006.01)I 主分类号 H01L23/49(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 徐洁晶
主权项 一种多芯片堆叠封装结构,其特征在于,包括:芯片堆叠结构,包括第一芯片与第二芯片,该第一芯片具有第一主动表面以及多个配置于该第一主动表面上的第一接垫,而该第二芯片具有第二主动表面以及多个配置于该第二主动表面上的第二接垫,其中该第二芯片叠置于该第一芯片的该第一主动表面上并暴露出该多个第一接垫;以及可挠性基板,包括至少一绝缘层、多个第一引脚以及多个第二引脚,该至少一绝缘层具有第一表面、第二表面以及元件孔,该第一引脚位于该至少一绝缘层的该第一表面上并延伸至该元件孔中,而与该第一接垫电性连接,该第二引脚设置于该至少一绝缘层的该第二表面上并延伸至该元件孔中,而与该第二接垫电性连接。
地址 中国台湾新竹县新竹科学工业园区研发一路一号