数字小数分频锁相环控制方法及锁相环

摘要

本发明实施例提供一种数字小数分频锁相环控制方法及锁相环，该锁相环包括控制装置、TDC、DLF、DCO、DIV、SDM，控制装置根据频率控制字和分频控制字对参考时钟的有效沿进行延迟处理得到延迟参考时钟；将延迟参考时钟发送给TDC使TDC对延迟参考时钟和反馈时钟进行鉴相处理。在锁相环中增设的控制装置可以根据当前的频率控制字和分频控制字对参考时钟进行延迟处理，使得反馈时钟与延迟参考时钟具有相近的有效沿对应时间，从而TDC仅需要处理很小时域输入范围的鉴相信号，大大降低了TDC的设计难度及对TDC分辨率的需求，使得TDC的设计简单、自由，从而保证了锁相环的设计自由度以及简单有效。

主权项

一种数字小数分频锁相环，其特征在于，包括控制装置，以及时间‑数字转换器TDC、数字环路滤波器DLF、数控振荡器DCO、反馈分频器DIV和Sigma‑Delta调制器SDM；所述控制装置的输出端与所述TDC的第一输入端连接；所述TDC的输出端与所述DLF的输入端连接，所述DLF的输出端与所述DCO的输入端连接，所述DCO的输出端与所述DIV的第一输入端连接；所述DIV的输出端与所述TDC的第二输入端连接；所述DIV的第二输入端与所述SDM的输出端连接，所述控制装置的第一输入端与所述SDM的输出端连接，所述控制装置的第二输入端与所述SDM的输入端连接，所述控制装置的第三输入端接收所述锁相环的参考时钟；所述SDM用于根据输入所述SDM的频率控制字得到分频控制字；所述DIV用于根据所述分频控制字对所述DCO的输出信号进行分频处理，得到反馈时钟；所述控制装置用于根据所述频率控制字和所述分频控制字对所述参考时钟的有效沿进行延迟处理，得到延迟参考时钟；所述TDC用于对所述反馈时钟和所述延迟参考时钟进行鉴相处理，得到所述延迟参考时钟与所述反馈时钟之间的时间差；所述DLF用于对所述TDC鉴相处理后输出的时间差进行滤波处理得到处理结果；所述DCO用于根据所述处理结果得到所述输出信号。