发明名称 一种串行链路片内信号质量示波电路及方法
摘要 本发明提供一种串行链路片内信号质量示波电路及方法,该电路包括依次连接的码型产生电路、采样电路、串转并电路、数据检测电路,还包括交流耦合电容、差分DAC电路、相位差值电路;采样电路的相位可通过相位差值电路手动控制。通过相位插值电路扫描采样时钟的相位,同时进行输入差分信号共模电压的扫描,通过时间和电压两个变量的二维扫描,以误码率为标准,描绘出输入到系统中的串行信号的眼图,从而评估其质量。电路通过数模混合电路实现,集成在片内,排除信道、封装等外界因素的干扰,能够真实还原输入信号在芯片内部的质量信息,可用于多种信号链路测试中。
申请公布号 CN104502835A 申请公布日期 2015.04.08
申请号 CN201410752009.8 申请日期 2014.12.09
申请人 中国航空工业集团公司第六三一研究所 发明人 吕俊盛;邵刚;蔡叶芳;王晋;唐龙飞;李世杰
分类号 G01R31/317(2006.01)I 主分类号 G01R31/317(2006.01)I
代理机构 西安智邦专利商标代理有限公司 61211 代理人 张倩
主权项 一种串行链路片内信号质量示波电路,其特征在于:包括依次连接的码型产生电路I1、采样电路I2、串转并电路I3、数据检测电路I4,还包括交流耦合电容(C1,C2)、差分DAC电路I5、相位差值电路I6;所述码型产生电路I1生成特定的周期性串行差分信号并通过差分信道Ch1和Ch2输出;所述交流耦合电容C1和C2分别位于码型产生电路I1和采样电路I2之间的差分信道Ch1和Ch2上,用于除去串行差分信号中的直流信息;所述差分DAC电路I5根据DAC控制码,输出差分幅度不等的输出直流信号,分别接入差分信道Ch1和Ch2;所述相位差值电路I6根据相位差值电路控制码扫描采样时钟的相位,输出时钟输出到采样电路的时钟上;所述采样电路I2对输入的串行信号进行采样;所述数据检测电路将串转并电路输出的并行数据与码型产生电路产生的串行数据进行对比,计算相应的误码率。
地址 710119 陕西省西安市锦业二路15号