发明名称 半導体装置の製造方法及び半導体装置
摘要 <p>ゲート配線と基板間の寄生容量を低減し、ゲートラストプロセスであるSGTの製造方法とその結果であるSGTの構造を提供することを課題とする。シリコン基板上にフィン状シリコン層を形成し、前記フィン状シリコン層の周囲に第一の絶縁膜を形成し、前記フィン状シリコン層の上部に柱状シリコン層を形成する工程と、前記工程の後、前記柱状シリコン層上部と前記フィン状シリコン層上部と前記柱状シリコン層下部に不純物を注入し拡散層を形成する工程と、前記工程の後、ゲート絶縁膜とポリシリコンゲート電極とポリシリコンゲート配線を作成する工程と、前記工程の後、前記フィン状シリコン層上部の前記拡散層上部にシリサイドを形成する工程と、前記工程の後、層間絶縁膜を堆積し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線を露出し、前記ポリシリコンゲート電極及び前記ポリシリコンゲート配線をエッチング後、金属を堆積し、金属ゲート電極と金属ゲート配線とを形成する工程と、前記工程の後、コンタクトを形成する工程と、により上記課題を解決する。</p>
申请公布号 JPWO2013069102(A1) 申请公布日期 2015.04.02
申请号 JP20130525033 申请日期 2011.11.09
申请人 发明人
分类号 H01L21/336;H01L29/78 主分类号 H01L21/336
代理机构 代理人
主权项
地址