发明名称 |
SGTを有する半導体装置の製造方法 |
摘要 |
【課題】単一の半導体柱に縦方向に複数のSGTを形成する回路を製造するにあたり、SGTのソース又はドレインを構成する、ドナー又はアクセプタ不純物を含むN+領域又はP+領域を、SGT間における所定の位置に高精度に形成する。【解決手段】半導体装置の製造方法において、SiO2層23a、23b、23cをエッチングマスクとして用い、i層基板13a上に順に積層されたi層24a、24b、24c、下部不純物領域であるN+領域25a、25b、25c、上部不純物領域であるN+領域26a、P+領域26b、N+領域26c、i層27a、27b、27cの各層をそれぞれ備えるSi柱H5、H3、H4を形成し、上部不純物領域及び下部不純物領域を、それぞれ、Si柱H5、H3、H4の上部及び下部に形成されるSGTのソース又はドレインを構成する不純物層として用いSGTを製造する。【選択図】図2E |
申请公布号 |
JP5692884(B1) |
申请公布日期 |
2015.04.01 |
申请号 |
JP20140166850 |
申请日期 |
2014.08.19 |
申请人 |
ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. |
发明人 |
舛岡 富士雄;原田 望 |
分类号 |
H01L21/8244;H01L21/8238;H01L27/092;H01L27/11;H01L29/786 |
主分类号 |
H01L21/8244 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|