包括宽带高压缓冲器的集成电路

摘要

本发明涉及包括宽带高压缓冲器的集成电路。本发明涉及一种半导体晶片上的集成电路(IC1)，包括包含连接到接触焊盘以及第三和第四晶体管(T12，T22)的第一和第二晶体管(T11，T21)的数据缓冲器电路(BUF1)。第一偏压(V1)被施加在第三晶体管(T12)的导电端上，并且第二偏压(V2)被施加在第四晶体管(T22)的导电端上。比第二偏压(V2)小的第三偏压(V3)被施加在第一晶体管(T11)的控制端(G)上，并且比第一偏压(V1)大的第四偏压(V4)被施加在第二晶体管(T21)的控制端上的。特别用于制造所谓的“高速”USB端口的应用。

主权项

一种半导体晶片上的集成电路，包括连接到接触焊盘(IOP，D+)的第一数据缓冲器电路(BUF1，BUF01)，其特征在于，所述缓冲器电路包括：串联的第一晶体管(T11)和第二晶体管(T21)，每个晶体管具有连接到接触焊盘的导电端；与第一晶体管(T11)串联的第三晶体管(T12)；以及与第二晶体管(T21)串联的第四晶体管(T22)；并且所述缓冲器电路还包括装置(PMP1，PMP2)，用于施加：在第三晶体管(T12)的导电端(S)上的第一偏压(V1，Vcc)；在第四晶体管(T22)的导电端(S)上的第二偏压(V2，GND)；在第一晶体管(T11)的控制端(G)上的比第二偏压(V2，GND)小的第三偏压(V3)；在第二晶体管(T21)的控制端(G)上的比第一偏压(V1，Vcc)大的第四偏压(V4)；在第三晶体管(T12)的控制端(G)和第四晶体管(T22)的控制端(G)上的数据信号(DT1，DT2)，集成电路还包括：用于提供第三偏压(V3)的升压装置(PMP1，PMP1’)，用于将确定由升压装置所提供的偏压(V3，V4)的幅值的设定点信号(L1，L2)施加到升压装置(PMP1’，PMP2’)的装置(CREG)；以及用于存储设定点信号(L1，L2)的装置(CREG)。