用于8-位存储器设备的差错校正机制

摘要

与常规的机制相比，本文所描述的8-位宽数据差错检测和校正机制需要更少的存储器芯片，因此提供了减小的系统复杂度和减小的系统功耗。这种技术依赖于测试固定的一组可能的解决方案以便校正故障。这种差错代码提供了非常高的差错检测速率，但需要一组差错尝试来校正检测到的故障。考虑到其发生频率很低，针对不频繁差错的额外校正等待时间可能是可接受的。对于重复的校正，可以维持一日志，以简化差错校正。

主权项

一种差错校正方法，包括：使用多项式方程产生与64‑位数据值相对应的8‑位校验和值；使所述8‑位校验和值与所述64‑位数据值串接起来以形成72‑位数据块；将所述72‑位数据块存储到存储器中；从所述存储器中读取所述72‑位数据块；针对从所述存储器中读取的所述72‑位数据块，使用所述多项式方程产生新的校验和值；如果新的校验和值指示了差错，则对来自一个DRAM的1‑位持久故障或8‑位永久故障启用差错校正操作。