辐射探测前端读出系统数字滤波成形电路设计方法

摘要

本发明公开了一种辐射探测前端读出系统数字滤波成形电路设计方法，用于解决现有前端读出电路模拟成形电路设计困难的技术问题。技术方案是采用数字成形、梯形成形和峰值提取实现。首先根据模拟成形器的传输函数采用双线性变换法从S平面上转换到Z平面；然后根据梯形成形的输出函数和数字成形的输入函数，通过数字离散化以及Z变换得到其传输函数；对于梯形成形的输出结果，采取将平顶宽度上所有点的平均值作为最终的结果。与背景技术模拟单通道前端读出电路中模拟滤波成形相比，本发明采用数字化方法实现数字滤波成形电路，设计方法不再随着CMOS工艺尺寸缩小而使模拟成形器设计困难，而是采样数字化的方法实现。

主权项

一种辐射探测前端读出系统数字滤波成形电路设计方法，其特征在于包括以下步骤：步骤一、将模拟传输函数H(s)从S平面上转换到Z平面上，采用双线性变换法，令$s=\frac{2}{T}\frac{1-z^{-1}}{1+z^{-1}},$将公式：$H\left(s\right)=\frac{s{\tau }_p}{(1+s{\tau }_p)(1+s{\tau }_p)}$变换为$H\left(z\right)=\frac{\frac{2T}{T^2+4T{\tau }_P+4{{\tau }_P}^2}(1-z^{-2})}{1+\frac{2T^2-8{{\tau }_P}^2}{T^2+4{\tau }_P+4{{\tau }_P}^2}{z}^{-1}+\frac{T^2-4T{\tau }_P+4{{\tau }_P}^2}{T^2+4T{\tau }_P+4{{\tau }_P}^{2}t}{z}^{-2}}---\left(1\right)$其中，T为采样周期；步骤二、对于高阶半高斯模拟成形器((CR)^m‑(RC)ⁿ)，其模拟传输函数为：$H\left(s\right)={\left(\frac{s{\tau }_p}{(1+s{\tau }_p)}\right)}^m{\left(\frac{1}{(1+s{\tau }_p)}\right)}^n---\left(2\right)$采用双线性变换法，将公式(2)变换为：$H\left(z\right)={\left(\frac{\frac{2}{T}\frac{1-z^{-1}}{1+z^{-1}}{\tau }_p}{(1+\frac{2}{T}\frac{1-z^{-1}}{1+z^{-1}}{\tau }_p)}\right)}^m{\left(\frac{1}{(1+\frac{2}{T}\frac{1-z^{-1}}{1+z^{-1}}{\tau }_p)}\right)}^n---\left(3\right)$其中，m表示高斯成形器中微分电路阶数，n表示高斯成形器中积分电路阶数；步骤三、将数字化单峰脉宽信号作为输入信号，经过变换，变成梯形输出信号，其最大值为V_max，上升时间为t_a，平顶宽度为t_b‑t_a，下降时间为t_c‑t_b；梯形输出信号采用公式(4)表示；$V_o\left(t\right)=\underset{i=1}{\overset{4}{\Sigma }}{y}_i\left(t\right)---\left(4\right)$其中：$y_1=\frac{V_{\max }}{{\tau }_p}t---\left(5\right)$y₂＝‑y₁(t‑t_a)   (6)y₃＝‑y₁(t‑t_b)   (7)y₄＝y₁(t‑t_c)   (8)对公式(4)进行以采样周期T_S离散化并经过z变化得到：$V_0\left(z\right)=\frac{V_{\max }(1-z^{-n_a}-z^{-n_b}+z^{-n_c})}{n_a{(1-z^{-1})}^2}---\left(9\right)$其中，当n_a＝n_b时，平顶长度为0，这时梯形转换为三角形；步骤四、采用硬件实现CR‑RC成形器和梯形成形器的行为，通过综合得到数字化成形器的RTL门级网表，分别采用FPGA实现。