非易失性存储器的写缓存器系统及其数据读写方法

摘要

本发明涉及集成电路技术领域，尤其涉及一种非易失性存储器的写缓存器系统及其数据读写方法，具体包括非易失性存储器、处理器；处理器通过一类FIFO写缓存器与非易失性存储器连接，以缓解处理器对非易失性存储器的写延迟；本发明技术方案，用嵌入式DRAM构成的类FIFO写缓存器，每次成功将类FIFO写缓存器内的数据写入到非易失性存储器，类FIFO写缓存器中的数据均做一次移位操作，即所有数据刷新了一次，从而无需额外的刷新电路，降低了芯片的面积，同时采用嵌入式DRAM结构的存储单元能够进一步降低缓冲器的尺寸，从而降低了芯片成本，提高系统性能。

主权项

一种非易失性存储器的写缓存器系统，其特征在于，所述系统包括：非易失性存储器；处理器，通过一类FIFO写缓存器与所述非易失性存储器连接，以缓解所述处理器对所述非易失性存储器的写延迟；其中，所述类FIFO写缓存器由嵌入式DRAM构成。