一种基于查找表可观性度量的选择性三模冗余方法

摘要

本发明提出一种SRAM型FPGA基于可观性度量的选择性三模冗余方法，将待冗余电路映射成为k输入查找表的网表格式，作为待冗余的原始电路；根据输入逐级计算电路中所有节点为1的概率值，结合查找表存储单元中存储的比特位，逐级计算电路中所有查找表的可观性；根据查找表的可观性计算冗余后电路的抗SEU能力，结合节省的硬件开销比例，将所有查找表归为SEU敏感和不敏感两类；选择SEU敏感的查找表做三模冗余，并根据冗余结果在每个冗余查找表和下一级非冗余查找表之间插入表决器，实现对原始电路的选择性三模冗余。该方法应用在SRAM的FPGA产品上，能够在可靠性接近全三模冗余的同时，大幅度的降低FPGA的资源开销。

主权项

一种基于查找表可观性度量的选择性三模冗余方法，其特征在于，包括步骤如下：步骤S1：使用FPGA综合工具将待冗余电路映射成为k输入查找表的网表格式，作为待冗余的原始电路；步骤S2：根据输入逐级计算电路中所有节点为1的概率值，直到原始电路的输出端；步骤S3：根据节点为1的概率值和查找表存储单元中存储的比特位，从原始电路的输出端开始，逐级计算电路中所有查找表的可观性，直到原始电路的输入端；步骤S4：根据查找表的可观性计算冗余后电路的抗SEU能力、结合相比全三模冗余所节省的硬件开销比例，将所有查找表归为SEU敏感和SEU不敏感两类；步骤S5：选择SEU敏感的查找表做三模冗余，构建三模冗余电路。