发明名称 基于自振荡回路的电路老化测试方法
摘要 本发明公开了一种基于自振荡回路的电路老化测试方法,其特征是:根据静态时序分析和路径间相关性,选取待测电路中的老化特征通路集合T;保持老化特征通路集合T中各条待测路径上具有奇数次逻辑非,形成自振荡的回路;采用固定型故障的测试生成方法,生成测试向量,激发自振荡回路,产生测试电平信号;通过计数器采样自振荡回路,获取电路老化特征值,度量待测电路老化程度。本发明可以以较低的功耗精确度量电路的老化程度,为电路老化失效防护提供准确的依据。
申请公布号 CN103116121B 申请公布日期 2015.03.25
申请号 CN201310022154.6 申请日期 2013.01.21
申请人 合肥工业大学 发明人 梁华国;严鲁明;蒋云;黄正峰;易茂祥;欧阳一鸣;陈田;刘军
分类号 G01R31/28(2006.01)I 主分类号 G01R31/28(2006.01)I
代理机构 安徽省合肥新安专利代理有限责任公司 34101 代理人 何梅生
主权项 一种基于自振荡回路的电路老化测试方法,其特征是按如下步骤操作:步骤一、根据静态时序分析和路径间相关性,选取待测电路中的老化特征通路集合T:(1)采用静态时序工具,分析待测电路的时序情况,选择时序余量低于20%的路径组成待测路径集合G;(2)分析所述待测路径集合G中各条待测路径间的老化相容关系,对所述待测路径集合G按老化约减规则进行约减,所述老化约减规则为:对于待测路径A和待测路径B,若待测路径A的逻辑器件是待测路径B逻辑器件的子集,则称待测路径A老化包含于待测路径B,将所述待测路径A从所述待测路径集合G中删除,剩余的待测路径组成老化特征通路集合T;步骤二、保持老化特征通路集合T中各条待测路径上具有奇数次逻辑非,形成自振荡回路:(1)将组成待测路径的逻辑器件归纳为三类,分别是:逻辑非器件、可屏蔽逻辑器件和不定型逻辑器件;(2)对由步骤一产生的老化特征通路集合T中每条待测路径的逻辑器件进行分析,a.如果该条待测路径上存在奇数个逻辑非器件,则将其首尾相连,b.如果该条待测路径上存在偶数个逻辑非器件,则选择一个不定型逻辑器件,将其设置为逻辑非功能,然后将待测路径首尾相连,c.如果该条待测路径上存在偶数个逻辑非器件,且不存在不定型逻辑器件,则在待测路径中额外增加一个反相器,再将待测路径首尾相连;(3)设置老化特征通路集合T中待测路径上逻辑门控制引脚的输入值,形成自振荡回路;步骤三、采用固定型故障的测试生成方法,生成测试向量,激发自振荡回路,产生测试电平信号:对于由步骤二构造产生的每一条自振荡回路,采用固定型故障的测试生成方法,生成相应的老化测试向量,保证自振荡回路可以将值X以<img file="FDA0000623300930000011.GIF" wi="54" he="76" />的形式传播到路径尾端;复用内建自测试机制中的扫描单元将老化测试向量施加到自振荡回路中去,激发自振荡回路,产生测试电平信号;步骤四、通过计数器采样自振荡回路,获取待测电路的老化特征值,度量待测电路老化程度:(1)采用步骤三中产生的测试电平信号作为老化特征采样的触发信号;在待测路径的输出端,通过计数器对自振荡回路进行采样,当自振荡回路每发生一次由低电平到高电平的跳变,计数器的值加1,将测试时间与所述计数器的值相比得到自振荡频率,记录所述自振荡频率作为电路的老化特征值T<sub>Aging</sub>;(2)通过将上述老化特征值T<sub>Aging</sub>与片上存储的标准值T<sub>Fresh</sub>进行比较,按照式(1)计算电路的老化程度C<sub>Aging</sub>:<maths num="0001" id="cmaths0001"><math><![CDATA[<mrow><msub><mi>C</mi><mi>Aging</mi></msub><mo>=</mo><mfrac><mrow><msub><mi>T</mi><mi>Fresh</mi></msub><mo>-</mo><msub><mi>T</mi><mi>Aging</mi></msub></mrow><msub><mi>T</mi><mi>Aging</mi></msub></mfrac><mo>-</mo><mo>-</mo><mo>-</mo><mrow><mo>(</mo><mn>1</mn><mo>)</mo></mrow><mo>;</mo></mrow>]]></math><img file="FDA0000623300930000021.GIF" wi="1028" he="165" /></maths>所述逻辑非器件包括反相器NOT,与非门NAND,或非门NOR;该类器件具有逻辑非的功能,通过特定的输入引脚设置可以将其转化为反相器;所述可屏蔽逻器件包括与门AND和或门OR;通过特定的输入引脚设置可以屏蔽该类器件的正常逻辑功能,成为传输门;所述不定型逻器件包括异或门XOR和同或门XNOR;通过特定的输入引脚设计即可以将该类器件转化为逻辑非器件,又可以将其转化为传输门。
地址 230009 安徽省合肥市屯溪路193号