一种对1394总线事件消息定时发送的处理方法及电路

摘要

本发明属于计算机硬件控制领域，涉及一种1394总线事件消息定时发送的处理方法及电路。本发明提供一种满足1394协议的消息的定时发送的电路包括寄存器模块(Register)，直接内存存取接口模块，直接内存存取控制模块(DMA_ctrl)，链路层主机接口模块(LLC_Hst_Int)，数据搬运接口模块(DM_Interface)，控制模块(Control)和DPRAM控制模块(DPRAM_ctrl),以及发送缓冲模块(TX_FIFO)。各模块连接关系：控制模块接收来自寄存器、链路层主机接口、DM接口单元的信息，并通过配置表DPRAM接口读取配置表内容，向直接内存存取控制模块发送控制命令；直接内存存取控制模块则负责通知DPRAM控制模块将数据缓冲DPRAM中的数据包传送给发送缓冲模块；发送缓冲模块通过对包进行VPC校验插入处理，送至DM接口单元。

主权项

一种对1394总线事件消息定时发送的电路，其特征在于：包括寄存器模块，直接内存存取接口模块，直接内存存取控制模块，链路层主机接口模块，数据搬运接口模块，发送缓冲模块，数据缓冲DPRAM模块，控制模块和DPRAM控制模块；所述控制模块的输入端分别与寄存器模块，直接内存存取接口模块，直接内存存取控制模块的输出端连接，控制模块的输出端与直接内存存取控制模块的输入端连接，控制模块的输入端同时用于读取配置表信息，所述直接内存存取控制模块的输出端与直接内存存取模块和DPRAM控制模块的输入端连接，所述直接内存存取模块的输出端与数据缓冲DPRAM模块的输入端连接，数据缓冲DPRAM模块的输出端与连接DPRAM控制模块的输入端连接，DPRAM控制模块的输出端通过发送缓冲模块与Link层芯片DM接口单元模块的输入端连接，DM接口单元模块的输出端用于将数据包发送至链路层芯片，链路层主机接口模块与链路层芯片连接。