| 发明名称 | 一种机电一体化设备的电路结构 | ||
| 摘要 | 本实用新型公开了一种机电一体化设备的电路结构，包括第一CPLD、第二CPLD、第一低压差分信号LVDS接口、第二低压差分信号LVDS接口、时钟及数据线；所述第一CPLD电性连接第一低压差分信号LVDS接口；所述第二CPLD电性连接第二低压差分信号LVDS接口；所述第一低压差分信号LVDS接口和第二低压差分信号LVDS接口通过时钟线及数据线电性连接。本实用新型利用LVDS技术，实现少量的8根线，通过CPLD集成技术的数据打包和解包，以传送相隔一定距离两个地方的大量信号，以减少机电一体化及其它设备中的布线复杂性，同时对系统的可靠性、减少故障排除时间具有明显作用。 | ||
| 申请公布号 | CN204203685U | 申请公布日期 | 2015.03.11 |
| 申请号 | CN201420614979.7 | 申请日期 | 2014.10.23 |
| 申请人 | 福州天虹电脑科技有限公司 | 发明人 | 胡金高;孙敏;陈熙亮;周胡平;高由先;李为国 |
| 分类号 | G05B19/042(2006.01)I | 主分类号 | G05B19/042(2006.01)I |
| 代理机构 | 厦门龙格专利事务所(普通合伙) 35207 | 代理人 | 娄烨明 |
| 主权项 | 一种机电一体化设备的电路结构，其特征在于，包括第一CPLD、第二CPLD、第一低压差分信号LVDS接口、第二低压差分信号LVDS接口、时钟及数据线；所述第一CPLD电性连接第一低压差分信号LVDS接口；所述第二CPLD电性连接第二低压差分信号LVDS接口；所述第一低压差分信号LVDS接口和第二低压差分信号LVDS接口通过时钟线及数据线电性连接。 | ||
| 地址 | 350008 福建省福州市仓山区金山工业区桔园洲标准厂房64幢二层 | ||