发明名称 |
在存储器控制器中的数据完整性及方法 |
摘要 |
本发明包含用于存储器控制器中的数据完整性的方法、装置及系统。一个存储器控制器实施例包含主机接口及耦合到所述主机接口的第一错误检测电路。所述存储器控制器可包含存储器接口及耦合到所述存储器接口的第二错误检测电路。所述第一错误检测电路可经配置以计算从所述主机接口接收的数据的错误检测数据并校验传输到所述主机接口的数据的完整性。所述第二错误检测电路可经配置以计算传输到所述存储器接口的数据及第一错误校正数据的错误校正数据并校验从所述存储器接口接收的数据及第一错误校正数据的完整性。 |
申请公布号 |
CN102317919B |
申请公布日期 |
2015.03.11 |
申请号 |
CN201080008211.X |
申请日期 |
2010.02.12 |
申请人 |
美光科技公司 |
发明人 |
迈赫迪·阿斯纳阿沙里;罗纳德·山田;西亚麦克·内马齐;雷·杨 |
分类号 |
G06F11/08(2006.01)I;G06F13/16(2006.01)I;G06F9/06(2006.01)I |
主分类号 |
G06F11/08(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
宋献涛 |
主权项 |
一种存储器控制器(101、201、301、401),其包括:主机接口(210、310、410);第一错误检测电路(212、312、412‑F),其耦合到所述主机接口(210、310、410);存储器接口(222、322‑1、322‑N、422‑1、422‑N);及第二错误检测电路(222、322‑1、322‑N、422‑1、422‑N),其耦合到所述存储器接口(222、322‑1、322‑N、422‑1、422‑N);其中所述第一错误检测电路(212、312、412‑F)经配置以:计算从所述主机接口(210、310、410)接收的数据的错误检测数据;及校验传输到所述主机接口(210、310、410)的数据的完整性;且其中所述第二错误检测电路(222、322‑1、322‑N、422‑1、422‑N)经配置以:计算传输到所述存储器接口(222、322‑1、322‑N、422‑1、422‑N)的数据及第一错误校正数据的错误校正数据;及校验从所述存储器接口(222、322‑1、322‑N、422‑1、422‑N)接收的数据及第一错误校正数据的完整性。 |
地址 |
美国爱达荷州 |