| 发明名称 | MOS晶体管及其制作方法 | ||
| 摘要 | 本发明提供一种MOS晶体管及其制作方法，该MOS晶体管包括：半导体衬底；所述半导体衬底上的栅极结构；所述栅极结构两侧的半导体衬底表面内的源区和漏区；所述栅极结构下方的沟道；其特征在于，所述沟道内靠近漏区的一端具有异质区，所述异质区的介电常数大于沟道内其他区域。所述MOS晶体管的沟道漏端具有异质区，异质区为介电常数比沟道其他区域大的半导体材料，由于异质区位于漏端，使得漏端电场相对降低，源端电场相对增强，相对于传统的非对称沟道MOS晶体管进一步增加了源端的载流子迁移率，从而能够提高器件的驱动电流，而且漏端较低的横向电场能够进一步防止漏端击穿现象发生。 | ||
| 申请公布号 | CN102569391B | 申请公布日期 | 2015.03.04 |
| 申请号 | CN201010606316.7 | 申请日期 | 2010.12.24 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 于伟泽;尹海洲 |
| 分类号 | H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/43(2006.01)I;H01L21/336(2006.01)I;H01L21/28(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 逯长明;王宝筠 |
| 主权项 | 一种MOS晶体管，包括：半导体衬底；所述半导体衬底上的栅极结构；所述栅极结构两侧的半导体衬底表面内的源区和漏区；所述栅极结构下方的沟道；其特征在于，所述沟道内靠近漏区的一端具有异质区，所述异质区的介电常数大于沟道内其他区域，以使源端的横向电场相对增强，漏端的横向电场相对降低；所述栅极与源区和漏区的LDD区有交叠，所述异质区与漏区的LDD区紧邻。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||