发明名称 半导体装置的制造方法
摘要 本发明提供一种可以在抑制工序数的增加的同时、防止半导体晶片所具有的低介电常数材料层的裂纹的半导体装置的制造方法。本发明的半导体装置的制造方法具备:在形成有低介电常数材料层的带有凸点的晶片上,将依次层叠支撑基材、粘合剂层和热固性树脂层而成的保护层形成用薄膜以热固性树脂层作为贴合面贴合的工序;将支撑基材和粘合剂层从热固性树脂层上剥离的工序;加热热固性树脂层而使之固化,形成保护层的工序;以及;将带有凸点的晶片与保护层一起切片的工序。
申请公布号 CN102637589B 申请公布日期 2015.03.04
申请号 CN201210031292.6 申请日期 2012.02.13
申请人 日东电工株式会社 发明人 小田高司;高本尚英;松村健
分类号 H01L21/312(2006.01)I;H01L21/768(2006.01)I;C09J7/02(2006.01)I 主分类号 H01L21/312(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 张宝荣
主权项 一种半导体装置的制造方法,其特征在于,具备:在形成有低介电常数材料层的带有凸点的晶片的形成有低介电常数材料层的一面,将依次层叠支撑基材、粘合剂层和热固性树脂层而成的保护层形成用薄膜以所述热固性树脂层为贴合面进行贴合的工序;将所述支撑基材和所述粘合剂层,从所述热固性树脂层剥离的工序;加热所述热固性树脂层而使之固化,形成保护层的工序;和将所述带有凸点的晶片与保护层一起进行切片的工序,在所述形成有低介电常数材料层的带有凸点的晶片中,所述低介电常数材料层和所述凸点形成于该晶片的同一面。
地址 日本大阪府