发明名称 用于在高速串行链路中使用的循环冗余码
摘要 一种用于提供用于在高速串行链路中使用的循环冗余码(CRC)的系统和方法。该系统包括级联互连存储器系统,该级联互连存储器系统包括存储器控制器、存储器集线器设备和下游链路。该下游链路与该存储器控制器和该存储器集线器设备通信,并且包括用于将多传送下游帧从该存储器控制器传输至该存储器集线器设备的至少十三个信号通道。该下游帧的一部分包括用于检测该下游帧中的错误的下游CRC比特。该下游CRC比特能够检测通道故障、传送故障和多至五个比特随机错误中的任一个。
申请公布号 CN102084341B 申请公布日期 2015.02.25
申请号 CN200980125982.4 申请日期 2009.06.18
申请人 国际商业机器公司 发明人 蒂莫西·德尔;凯文·高尔;路易斯·拉斯特拉斯-蒙塔诺
分类号 G06F11/00(2006.01)I 主分类号 G06F11/00(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 周少杰
主权项 一种级联互连存储器系统,包括:存储器控制器;存储器集线器设备;以及下游链路,其与该存储器控制器和该存储器集线器设备通信,并且包括用于将多传送下游帧从该存储器控制器传输至该存储器集线器设备的至少十三个信号巷道,该下游帧的一部分包括用于检测该下游帧中的错误的下游循环冗余码(CRC)比特,该下游CRC比特能够检测巷道故障、传送故障以及多至五个比特随机错误中的每一个;以及其中该帧包括比特阵列,其中CRC比特布置在从该阵列的第一边缘到相对边缘的连续传送或连续巷道的阵列中,并且该阵列除了各个物理传送或物理巷道外还包括虚拟传送或虚拟巷道,并且其中不传输虚拟传送或虚拟巷道的内容。
地址 美国纽约阿芒克