发明名称 | 具有错误自动检查与更正位元之三维记忆体结构 | ||
摘要 | |||
申请公布号 | TWI473105 | 申请公布日期 | 2015.02.11 |
申请号 | TW100109426 | 申请日期 | 2011.03.18 |
申请人 | 旺宏电子股份有限公司 | 发明人 | 陈士弘;吕函庭;黄怡仁 |
分类号 | G11C29/42;G11C29/24 | 主分类号 | G11C29/42 |
代理机构 | 代理人 | 祁明辉 台北市信义区忠孝东路5段510号22楼;林素华 台北市信义区忠孝东路5段510号22楼 | |
主权项 | 一种三维记忆体(3D memory)结构,包括:复数个堆叠层(stacking layers),排列于该三维记忆体结构的一记忆体阵列区域,在一基板上相互平行并以一三维排列方式设置,且该些堆叠层包括复数个堆叠记忆层(stacking memory layers);和复数个记忆胞,包括用以储存资料数据之一第一组记忆胞和位于该记忆体阵列区域内之用以储存错误自动检查与更正(ECC,error checking and correcting)位元之一第二组记忆胞,且该第一组记忆胞系位于该些堆叠记忆层,而该第一组记忆胞和该第二组记忆胞系可同时被读出以执行一错误自动检查与更正功能,其中该第二组记忆胞至少形成于三个不同的该些堆叠层内并且垂直排列于该基板以形成该记忆体阵列区域中的至少两柱列,且该第二组记忆胞的两该柱列系藉由该第一组记忆胞的至少一柱列隔开以彼此分离。 | ||
地址 | 新竹市新竹科学工业园区力行路16号 |